|
|
|
|
|
|
|
|
| На главную. |
Drive NA before BRDY |
|
| Когда выбрано "Enabled", сигнал NA
(читай ниже) устанавливается на один такт раньше последнего сигнала BRDY# в
каждом цикле чтения/записи, таким образом вызывая генерацию процессором
сигнала ADS# в следующем цикле после BRDY#, устраняя один потерянный цикл. С
помощью сигнала BRDY# (Bus Ready) чипсет (точнее, т.н. "северный мост")
сообщает процессору о том, что данные доступны для чтения или есть готовность
для приема данных для их записи.
|
||
|
|
|
|
